jesd（jesd511）

今天给各位分享jesd的知识，其中也会对jesd511进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！

本文目录一览：

• 1、JESD协议解析
• 2、jesd 201 class type是什么意思
• 3、JESD 47I 测什么,测的目的
• 4、如何 计算 jesd 204b 速率
• 5、如何让JESD204B在FPGA上工作

JESD协议解析

2011年7月，第二次修订后的版本发布，称为JESD204B，即当前版本。修订后的标准中，其中一个重要方面就是加入了实现确定延迟的条款。另外，对数据速率的支持上升到了12.5 Gbps，并分成设备的不同速度等级。此修订版标准使用设备时钟作为主要时钟源，而不是像之前版本那样以帧时钟作为主时钟源。

确定性延时就是数据接收器（例：FPGA母板）到数据转换器（例：ADC）数据链路的延时。由于数据转换器的特性，数据链路的长短不同，不同器件的确定性延迟会不同。

在ADC中，确定性延时被定义为输入信号采样边沿的时刻直至转换器输出数字这段时间内的时钟周期数。

JESD204B协议能够确定系统中每一个转换器的确定性延迟，正确利用该特性便可以在单系统中针对多个ADC创建同步或交错采样系统。

|名称|描述|

| ------------- |:-------------:| -----:|

|CLK|设备时钟，倍频后为采样时钟|

|SYSREF|同步参考时钟|

|FRAME |CLK帧时钟|

|MULTI-FRAME CLK| 多帧时钟|

注：CLK，FRAME CLK，MULTI-FRAME CLK必为同源时钟，而SYSREF也推荐与以上时钟同源。

如图所示：

首先由FPGA或时钟芯片产生一个SYSREF信号，发送器会将内部时钟对齐，即SYSREF上升沿后的第一个CLK时钟上升沿处产生FRAME CLK， MULTI-FRAME CLK时钟。并开始发送数据。（SYSREF同时还有同步采样的功能）

如果有多路数据链，我们在接收端会接收到这样的数据：

由于确定性延迟的不同，虽然各个器件同时开始采样（认为使用同一款ADC），但是由于种种因素，接收端收到的数据并不是对齐的。

但是，在JESD204B的协议中，每次对齐的并不是一帧数据，而是多帧组成的多帧数据。并且每一个多帧数据的边界都被多帧标识符标记了，所以可以利用数据缓冲器，将同一个时刻的数据对齐。

如下图：

因为JESD204B这样的对齐方式，在设计时要注意，最早到达的数据，和最晚到达的数据之间时差不能大于一个多帧时钟周期，一旦大于，就无法对齐了。

通常，多帧时钟持续时间为采样时钟周期的数十倍，还能够通过设置改变参数变量。

除此以外，在SYSREF时钟上升沿到来的时刻，如果有多路ADC，那么这些ADC将会下SYSREF时钟上升沿后的第一个采样时钟的上升沿开始同步采样，如下图：

如下图所示：

jesd 201 class type是什么意思

jesd 201 class type

JESD 201类类型

jesd 201 class type

JESD 201类类型

JESD 47I 测什么,测的目的

这两天的你做协调性的工作/学业相当合适，别人的内心只要表现一点点在脸上，你就可以轻易地察觉出来。谈判的话，你也很容易找到平衡点。 。

很高兴帮助你，谢谢

为你解答问题，疑问

祝你生活愉快，幸福

如何 计算 jesd 204b 速率

该问题的另一种表达可能是“我应当从FPGA制造商那里获得JESD204B固件的知识产权(IP)还是自己开发？”Xilinx等FPGA供应商均提供用于JESD204、JESD204A和JESD204B接口的自主IP解决方案。这些解决方案可能略有差异，这取决于JESD204的产品换代以及FPGA产品的收发器速度。

如何让JESD204B在FPGA上工作

FPGA介绍：

FPGA（Field－Programmable Gate Array）是现场可编程门阵列的简称，简单来说是一种逻辑数字电路设计的方法。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA的应用领域最初为通信领域，但目前，随着信息产业和微电子技术的发展，可编程逻辑嵌入式系统设计技术已经成为信息产业最热门的技术之一，应用范围遍及航空航天、医疗、通讯、网络通讯、安防、广播、汽车电子、工业、消费类市场、测量测试等多个热门领域。并随着工艺的进步和技术的发展，向更多、更广泛的应用领域扩展。

FPGA从事的工作主要分为硬件部分和软件部分：硬件工程师主要根据FPGA的数据手册分析其内部构架，工作环境及相关驱动条件来构造硬件平台，需具备良好的英语水平，深厚的模电数电功底，电路与系统、信号完整性及EMC相关知识，和精通一款制图软件；FPGA软件工程师主要负责一些相关的算法，并以软件代码加以实现，你做什么行业的产品就要掌握什么行业的一系列专业课程，和一种编程语言（V/VHDL）-硬件描述语言。

EMC解释：：（Electro Magnetic Compatibility）-电磁兼容性，是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。

jesd的介绍就聊到这里吧，感谢你花时间阅读本站内容，更多关于jesd511、jesd的信息别忘了在本站进行查找喔。